ARM코어기반 반도체설계제어 전문가과정
대한상공회의소광주인력개발원 · 3회차 · 광주 광산구
프로그램 요약
ARM 기반 임베디드 시스템 설계부터 FPGA 보드 칩 설계·동작 구현까지 완벽 실습하는 반도체 설계+제어 융합 전문가 과정
- 모집마감
- 개강 전까지
- 수업일정
- 2026.09.29 ~ 2027.04.02약 6개월
- 모집정원
- 20명
- 총 시간
- 900시간
- 학습장소
- 광주전남광주통합특별시 광산구 소촌로152번길 37 (소촌동)오프라인
- 강의장
- 광주인력개발원
- 수강료
- 50만원
- 훈련장려금
- 월 최대 40만원
출처 · 고용24 등록값 · 기관 표기분은 별도 표시
어떤 분이 수강하면 좋을지
- ✓전공·학력 무관 — K-디지털 트레이닝은 제도상 전공을 보지 않습니다
- ✓관련 전공학과 4년제 대학졸업(예정)자 (전자, 컴퓨터공학, 임베디드시스템공학 등)
- ✓유사관련 경력 및 자격증 소지자, 반도체 분야로 취업하고자 원하는자
출처 · 기관 랜딩페이지 · 제도 요건
커리큘럼
- 1임베디드 시스템을 위한 S/W 구조설계
ARM 기반 임베디드 시스템 기본 구조와 작동 원리 설계
- 2ARM 아키텍처 및 RTOS 활용
ARM 구조 이해 및 RTOS 멀티태스킹 환경 구현
- 3ARM core 기반 리눅스 BSP 개발
ARM 보드 리눅스 부트로더·커널 환경 구성
- 4Verilog RTL 설계
- 5디지털 논리회로 설계 실습
- 6행위수준 모델링
- 7조합논리회로 모델링
- 8순차회로 모델링
- 9구조적 설계 방법
- 10FSM(Finite State Machine)
- 11Pspice 사용법 및 수동회로설계
- 12능동회로 설계 및 OPAMP 회로 설계
- 13PCB Artwork 설계
하드웨어 설계 · 계층구조/netlist · Library 생성
- 14SoC 설계
ARM System Architecture · AMBA BUS
- 15커스텀 IC One-Chip 설계
MOS회로 동작·특성 · VLSI CHIP 설계
- 16Verilog HDL 활용실습
ASIC 설계 FLOW · Function Simulation
- 17Synthesis/LEC & Place & Routing
- 18Gate Level/Timing Simulation
- 19Semiconductor 개발 이해 및 HDL 이해
DESIGN Under Test
- 20Verilog Modeling/Gate Level/Data Flow
Behavioral Modeling · Register/Verilog DATA type · Arithmetic Operation & FSM
- 21실전 프로젝트1: SoC 설계 및 시뮬레이션
CPU-메모리-주변장치 통합 SoC 구조 설계 및 시뮬레이션 검증
- 22실전 프로젝트2: LED 제어장치 개발
Verilog-MCU 활용 LED 점멸·패턴 제어장치 개발
- 23실전 프로젝트3: PCB 설계를 통한 센서 제어
센서 회로 PCB 설계·제작, 센서 신호 읍기·제어 시스템 구현
고용24 등록 교과목 14개 보기
- 재량교과입.수료식,오리엔테이션,현장전문가초청특강,프로젝트경진대회,취업지원컨설팅
- ARM 아키텍쳐 및 RTOS활용ARM 아키텍쳐이해, AMBA BUS이해, REAL TIME OS이해/동기화, MUTEX/Semaphore
- ARM core기반 리눅스 BSP 개발ARM Cortex-A 계열 부트로더 개발과 하드웨어 제어, 리눅스 커널/디바이스드라이버,루트 파일 시스템 개발 방법
- Verilog RTL 설계Verilog HDL 개요, 자료형과 연산자, 게이트 수준 모델링, 행위수준 모델링, 조합논리회로 모델링, 순차회로 모델링, 구조적 설계 방법, FSM(Finite State Machine)
- 디지털 논리회로 설계 실습Pspice 사용법, 수동회로설계, 능동회로 설계, OPAMP회로설계, 디지털논리회로설계, 전원회로이해
- PCB Artwork 설계하드웨어설계, 계층구조설계/netlist, Library생성, pcb설계환경구성, Part Placement, routing/post processing
- SoC 설계ARM System Architecture, AMBA BUS 이해, AXI4 Channel, Peripheral 반도체 설계, SoC Hardware Platform 설계, MachineCode porting
- 커스텀 IC one-Chip설계집적회로개요, 집적회로공정과 레이아웃, MOS회로의동작과특성, MOS논리회로설계, VLSI CHIP설계/방법/지원시스템, 집적회로검증 및 테스트
- Verilog HDL 활용실습BASIC concept of semi custom IC development, ASIC 설계 FLOW이해/GPDK45nm Cell, RTL Coding/design spec based, Function Simulation, Synthesis/LEC & Palce & Routing, Gate Leve simulation/timing simulation, Semiconductor 개발이해, HDL 이해/DESIGN Under Test, xcelium & Verisium 이해1.2, Verilog Modeling/Gate Level/Data Flow Behavioral Modeling, Register/Verilog DATA type, Arithmetic Operation & FSM
- SoC 설계 및 시뮬레이션 프로젝트디지털/아날로그 논리회로 기반 SoC 설계 및 시뮬레이션
- LED제어장치 개발 프로젝트교통신호 조절 및 핸들링 기술
- PCB 설계를 통한 센서 제어 프로젝트레이저센서를 이용한 적설량 측정 및 적설계 제어 프로그램
- 임베디드 시스템을 위한 S/W구조설계마이크로컨트롤러 내부구조,Memory Mapped IO/FSM S/W구조설계, GPIO/INTERUPT/TIMER/COUNTER, UAART/12C/SPI/PWM/ADC, EEPROM Memory Access
- 총 훈련시간900 시간
출처 · 기관 랜딩페이지 · 접힘은 고용24 등록 교과목
지원 혜택
장비·학습환경
- ·기숙사 및 식사 제공
취업 연계
- ·전문가 멘토와 함께하는 기업 실무 프로젝트
- ·우수기업 취업지원 및 특강(하만·인텔 등 선도기업 아카데미)
- ·1:1 취업 클리닉(자소서·이력서·모의면접)
- ·참여기업 채용매칭 및 현장면접
그 외
- ·Cadence SW Tool 무제한 Full Time 제공
- ·현장전문가 특강 및 네트워킹
협약 기업
출처 · 기관 랜딩페이지 · 훈련장려금은 제도
지원 절차
- 1원서접수(2026.7.21~9.24)
- 2수시면접
- 3면접 당일 합격자 발표
출처 · 기관 랜딩페이지 · 기관마다 다릅니다
자주 묻는 질문
비전공자도 지원할 수 있나요?
K-디지털 트레이닝은 제도상 전공·학력을 보지 않습니다. 다만 기관이 밝힌 훈련 대상이 있어 위 「어떤 분이 수강하면 좋을지」를 함께 확인하세요.
내일배움카드가 꼭 있어야 하나요?
지원 시점에 없어도 됩니다. 상담 단계에서 발급을 진행합니다. 다만 수강신청은 카드가 있어야 마칠 수 있습니다.
실제로 얼마를 내나요?
50만원입니다. 정가 16,335,000원 중 15,835,000원을 정부가 지원합니다. LP: 교육비 50만원(면제대상 확인 가능), 훈련수당 최대 월 40만원 + 국민취업지원제도 I유형 추가지원 월 60만원(대상자 한정, 병행 시 최대 100만원). 대조 tuition(16,335,000원)은 참고 유지. 개강일(2026.9.29)·종료일(2027.4.2)·총훈련시간(900시간)·정원(20명)·접수마감(2026.9.24) 모두 정확히 일치
선발 절차가 있나요?
기관이 공개한 절차에서 별도 시험·전형은 확인되지 않았습니다. 상담 후 수강신청으로 이어집니다.
훈련장려금을 받을 수 있나요?
출석률 조건을 채우면 월 최대 40만원까지 받을 수 있습니다. 지급 조건은 기관·제도 기준을 따릅니다.
예전에 국비 교육을 들었는데 또 되나요?
중복수강 제한이 있을 수 있습니다. 최근 수료 이력이 있으면 상담 단계에서 먼저 확인해야 합니다.
출처 · 제도 요건 · 과정 데이터로 답이 채워지는 질문만
고용24 2026-08-14 기준 · 매일 갱신
