인공지능 디지털 시스템반도체 R&D 설계 인력 양성
명지대학교 산학협력단 · 2회차 · 경기 용인시
프로그램 요약
RTL 모델링부터 GDSII Sign-off까지 반도체 전 공정 Full-Stack 설계를 관통하는 실전 커리큘럼, 석사급 2년 교육에 준하는 960시간 훈련(2기)
- 모집마감
- 개강 전까지
- 수업일정
- 2026.12.14 ~ 2027.06.09약 6개월
- 요일시간
- 월~금 / 1일 8시간풀타임기관
- 모집정원
- 35명
- 총 시간
- 960시간
- 학습장소
- 경기경기도 용인시 처인구 명지로 116온라인
- 강의장
- 산학협력관
- 수강료
- 50만원
- 훈련장려금
- 월 최대 30만원
출처 · 고용24 등록값 · 기관 표기분은 별도 표시
어떤 분이 수강하면 좋을지
- ✓전공·학력 무관 — K-디지털 트레이닝은 제도상 전공을 보지 않습니다
- ✓4년제 대학 졸업예정자, 미취업자, 졸업생
하루 6시간 이상 수업이라 직장·학업 병행이 어렵습니다.
출처 · 기관 랜딩페이지 · 제도 요건
커리큘럼
- 101 ASIC Front-End 설계 및 논리 합성
Verilog HDL RTL 설계 · Synopsys Design Compiler 논리합성, 32nm 공정 기반
- 202 ASIC Back-End 및 Physical Design
Floorplan, Place & Route, CTS · 타이밍 클로저 달성 하이엔드 설계
- 303 차세대 AI 반도체 및 메모리 설계
Synopsys TCAD 활용 CMOS 소자 최적화 · 뉴로모픽 메모리 아키텍처 시뮬레이션
- 404 아날로그 회로 설계 및 레이아웃
Cadence Virtuoso·Spice 아날로그/혼성신호 IC 설계 · 레이아웃 실습
- 505 Xilinx FPGA 기반 SoC 설계
Xilinx Vivado RTL 설계 · SoC 아키텍처 통합·검증, 보드 동작 검증
- 606 [Project I] 32nm 공정 기반 ORCA 프로세서 통합 설계
ORCA(Open RISC Architecture) 기반 프로세서 Full-Flow 설계 · RTL~논리합성~Physical Design~Sign-off
- 707 [Project II] CISC 구조 CPU 및 시스템 통합 설계
CISC CPU Core 설계 · 메모리·I/O 인터페이스 시스템 통합
- 808 해커톤 및 최종 성과 발표회
반도체 공정 및 품질 관리 실무 검증 · 프로젝트 결과물 발표 및 전문가 피드백
고용24 등록 교과목 19개 보기
- 차세대CMOS소자뉴로모픽설계- 디지털 CMOS 소자 - 차세대 CMOS 소자 및 simulation 실습 (TCAD) - 차세대 CMOS 소자 Synaptic devcie 기초 - 차세대 CMOS 소자 Synaptic devcie simulation 실습 (TCAD) - 차세대 CMOS 소자 Synaptic array simulation (NeuRoSim)
- 뉴로모픽 메모리 소자 설계- DRAM, Flash memory 동작 원리 - DRAM, Flash memroy 소자 simulation 실습 (TCAD) - 메모리 소자 기반 Synaptic device 기초 - 메모리 소자 기반 Synaptic device simulation 실습 (TCAD) - 메모리 소자 기반 Synaptic array simulation 실습 (NeuroSim)
- Amplifier회로설계 및레이아웃- Amplifier 설계 - Bias 회로 설계 - Simulation & Verification - Amplifier Layout 실습 - Virtuoso Layout Suite 실습 - Post Layout Simulation 실습
- FPGA를 활용한시스템온칩 설계- 시스템온칩의 소개 - Xilinx Vivado Design Flow의 이해 - Xilinx FPGA 와 Verilog-HDL을 이용한 다양한 로직 블록의 설계 - RISC-V 기반의 시스템온칩 설계 실습
- 인공지능 알고리즘 기초- 인공지능 알고리즘 기초 - C Language를 이용한 실습 - ML/DL 기초 이론
- Physical Implementation설계 1- UNIX 시스템 구조 이해- Verilog/SystemVerilog Coding- 경험적인 디지털 회로설계 기법- Simulation & Verification (VCS)- Test Pattern 생성과 defect 검증- Muxed bussing technique- Tristate Gate Design- Synthesizable design- One Hot, One Cold Circuit- Flip-Flop과 Latch 구현
- Physical Implementation설계 2- Design Compiler 기본 사용법 - Topographical과 WLM(Wire Load Model)의 개념- Object, Attribute, property- Design Vision 사용법- Post-Simulation Design 검증- Design Interface와 Timing Constraints- Applying Capacitance- Asynchronous timing path - Pipeline Design Methodology- Register Adaptive Retiming
- Physical Design 설계 1- Timing elements 개념 파악- Setup & Hold time reports check- Design Constraints 분석- Timing Exception 처리 - Distributed Multi-Scenario Analysis (DMSA) Flow - Timing Design Rule Check 및 오류 수정
- Physical Design 설계 2- IC Compiler Ⅱ NDM preparation- Physical Design Data setup- Design Planning & Placement & Optimization- CTS(Clock Tree Synthesis) 설계 - Signal net route - Design Rule Error 확인 및 수정 - Sign-off, ECO Flow 실습
- 공정 및 품질관리- 반도체 공정 관리 - 반도체 설계 품질 관리
- 디지털 PLL설계-P디지털 PLL 설계를 위한 계획 및 관련 Tool
- 디지털 PLL설계-D디지털 PLL 설계 구현 및 관련 Tool 활용
- 디지털 PLL설계-C구현된 디지털 PLL 설계 평가 및 평가 Tool 활용
- 디지털 PLL설계-A평가 결과 반영 및 과정에서 누락된 요인 원인 점검
- 플립 칩 기반 AI CPU 설계-P플립 칩 기반 AI CPU 설계 및 관련 Tool 학습
- 플립 칩 기반 AI CPU 설계-D플립 칩 기반 AI CPU 설계 구현 및 관련 Tool 활용
- 플립 칩 기반 AI CPU 설계-C플립 칩 기반 AI CPU 설계 평가 및 평가 Tool 활용
- 플립 칩 기반 AI CPU 설계-A평가 결과 반영 및 해커톤 데모데이
- 총 훈련시간960 시간
출처 · 기관 랜딩페이지 · 접힘은 고용24 등록 교과목
지원 혜택
장비·학습환경
- ·Synopsys 교육용 공식 교재 개인별 제공
- ·실습 장비·SW에 약 1억원 이상 예산 투입
학습 지원
- ·학점 인정 혜택(명지대 전자공학전공 재학생 수료 시 최대 12학점, 캡스톤·온라인강의 포함 15학점 이상 가능)
- ·전문 보조강사 2인 상시 배치
그 외
- ·1인 1PC 및 글로벌 표준 EDA 툴(Synopsys, Cadence, Xilinx SoC 보드) 제공
- ·오전 8시~오후 10시 개방 훈련생 전용 몰입형 설계 공간
출처 · 기관 랜딩페이지 · 훈련장려금은 제도
지원 절차
- 1서류 심사 및 기업 연계 면접(10월말~11월초, 참여기업 인사책임자 참여)
- 2최종 합격(2026년 11월말, 개별 안내 및 등록절차)
- 3교육 시작(2026년 12월14일 개강)
출처 · 기관 랜딩페이지 · 기관마다 다릅니다
자주 묻는 질문
비전공자도 지원할 수 있나요?
K-디지털 트레이닝은 제도상 전공·학력을 보지 않습니다. 다만 기관이 밝힌 훈련 대상이 있어 위 「어떤 분이 수강하면 좋을지」를 함께 확인하세요.
내일배움카드가 꼭 있어야 하나요?
지원 시점에 없어도 됩니다. 상담 단계에서 발급을 진행합니다. 다만 수강신청은 카드가 있어야 마칠 수 있습니다.
실제로 얼마를 내나요?
50만원입니다. 정가 17,424,000원 중 16,924,000원을 정부가 지원합니다. 총 교육비 약 1,745만원 중 개인부담금 50만원 제외 전액 국가지원. 매월 최대 30만원 훈련장려금(국민취업지원제도 유형1 선발 시 구직촉진수당 월 60만원 별도 수령 가능)
선발 절차가 있나요?
기관이 공개한 절차에서 별도 시험·전형은 확인되지 않았습니다. 상담 후 수강신청으로 이어집니다.
훈련장려금을 받을 수 있나요?
출석률 조건을 채우면 월 최대 30만원까지 받을 수 있습니다. 지급 조건은 기관·제도 기준을 따릅니다.
예전에 국비 교육을 들었는데 또 되나요?
중복수강 제한이 있을 수 있습니다. 최근 수료 이력이 있으면 상담 단계에서 먼저 확인해야 합니다.
출처 · 제도 요건 · 과정 데이터로 답이 채워지는 질문만
기관 랜딩페이지 https://mjukdt.com
고용24 2026-08-14 기준 · 매일 갱신


